El martes, D-Wave anunció los detalles de su hardware de cómputo de próxima generación, al que llama "Ventaja", y publicó un conjunto de documentos que describen algunas de las características de rendimiento de la máquina. Si bien algunos de los detalles del próximo sistema  se han revelado anteriormente  , Ars tuvo la oportunidad de participar en una reunión grupal de usuarios de D-Wave, que incluyó conversaciones por parte del vicepresidente de producto dDsign de la compañía, Mark Johnson y el científico Senior Cathy McGeoch. También nos sentamos a discutir el hardware con Alan Baratz, director de producto de D-Wave. Nos dieron una idea de qué esperar cuando la máquina entre en línea el próximo año.

Parte del paisaje

El hardware de D-Wave realiza una forma de cálculo que es distinta de las que realizan empresas como  Google  , Intel e  IBM  . Esas compañías están intentando construir una computadora cuántica basada en compuertas que sean capaces de realizar cálculos generales, pero se han encontrado con problemas conocidos al aumentar el número de qubits y limitar la aparición de ruido en sus cálculos. El anillador cuántico de D-Wave es más limitado en los tipos de problemas que pueden resolver, pero su diseño permite que el número de qubits se amplíe más fácilmente y limita el impacto del ruido.

Es más fácil pensar en una D-Wave como la exploración de un paisaje energético lleno de colinas y valles. Se especializa en encontrar el valle más bajo en uno de estos paisajes y evita quedarse atrapado en un valle local mediante el uso de efectos cuánticos para "hacer un túnel" a través de las laderas intermedias. Eso puede analizar para realizar cálculos, pero solo si el cálculo puede estructurar de manera que parezca un problema de minimización de energía.

En esta analogía, la cantidad de paisaje que puede explorar es aproximadamente equivalente a la complejidad del problema que puede abordar, y ambos aumentan con la extensión de más qubits. Y ese es uno de los grandes cambios que el nuevo sistema trae a la mesa: mientras que la generación actual supera los 2.000 qubits, la próxima tendrá 5.000, lo que le permitirá manejar los controles más complejos. Jackson puso un número concreto al analizar cómo puede modelar un sistema físico llamado red de vidrio giratorio. La versión anterior podría manejar una red de 8x8x8; el nuevo puede hacer 15x15x12.

Superconectado

El otro gran impulso a la complejidad computacional está en las conexiones entre los qubits, que son necesarios para el sistema se comporte como una sola unidad. La generación actual de chips tiene 6,000 conexiones entre sus 2,000 qubits, pero el próximo sistema tendrá 40,000 para sus 5,000. Las conexiones entre qubits específicos son críticas para los análisis; Si dos qubits no están conectados directamente, el sistema identificará otros qubits que cerrarán la brecha entre los dos críticos, formando lo que se llama una cadena. Esto no solo deja menos qubits para los cálculos, sino que las cadenas también crean un posible punto de falla.

"Si no hay cadenas, obtendrás la respuesta, muy alta probabilidad", dijo Baratz a Ars. "Si hay muchas cadenas que son relativamente cortas, le irá bastante bien. Si hay muchas cadenas allí [que son] largas, allí es donde la probabilidad comienza a disminuir". Al aumentar el número de conexiones, la necesidad de cadenas disminuye drásticamente, y es más probable que los resultados de los cálculos representen un mínimo global, en lugar de uno local.

El último elemento en la agenda de D-Wave para el nuevo chip es reducir el ruido de los qubits individuales. Baratz dijo que la reducción fue de tres a cuatro veces. Obviamente, un ruido más bajo hace que un qubit sea más probable que esté en el estado correcto cuando es hora de medirlo. Pero también tiene un impacto significativo en el túnel necesario para escapar de un mínimo local. "Se está traduciendo en una mejora de aproximadamente siete veces en las tasas de túnel", dijo Baratz.

Esto también hace una diferencia en cuántas veces tiene que repetir un cálculo para tener una idea clara de cuál es la mejor respuesta. "Nuestro sistema es un sistema probabilístico, en el sentido de que se obtiene la solución correcta con cierta probabilidad", continuó. "Siempre se obtiene una buena solución, pero la solución correcta, la solución óptima [se obtiene] con cierta probabilidad. Y así se ejecuta varias veces para llegar a la solución correcta. Con una tecnología de bajo ruido para [un] problema particular, el la probabilidad de corregirlo fue 25 veces mayor, por lo que podríamos ejecutarlo 25 veces más rápido ". (McGeoch dijo por separado que la aceleración podría ser de cinco a 100 veces, dependiendo del cálculo).

Papas fritas

Todo eso genera estadísticas bastante impresionantes, que Johnson describió en su discurso: un solo chip con más de un millón de cruces Josephson y más de 100 metros de cableado. D-Wave no solo tuvo que hacer el diseño de estos chips, sino que estas mejoras requirieron un control cuidadoso sobre todo el proceso. Cuando se le preguntó cómo se produjo la reducción del ruido en el chip, Baratz respondió: "Hemos cambiado los materiales en el procesador a materiales que tienen menos impurezas y, como resultado, son menos susceptibles al impacto ambiental. Y lo que esto nos permite hacer es mantener coherencia por un período de tiempo más largo y aumentar las tasas de túnel ".

Para hacer eso, D-Wave ha creado un sistema en el que una empresa construye la base del chip, incluido parte de su cableado, antes de enviarlo a una instalación de D-Wave en Palo Alto. Allí, D-Wave agrega los qubits y algo de hardware de soporte antes de enviarlo de nuevo al fab original para agregar más circuitos. Este ciclo le ha permitido a la compañía agregar algunas de las características, como conectividad mejorada y bajo nivel de ruido, a la generación existente de chips, que es de donde provienen algunas de las afirmaciones de rendimiento de la compañía.

La otra cosa sobre la cual la compañía tiene control total es la interfaz del chip con el mundo exterior. Además de elegir hardware que pueda funcionar a temperaturas cercanas al cero absoluto, el determinante clave del rendimiento es el sistema que pone en cola los cálculos, configura el procesador para ejecutarlos y luego extrae la respuesta (o las respuestas, al muestrear). Baratz dijo que, si bien este sistema está hecho de procesadores estándar, se eligen por su capacidad para manejar las matemáticas de matriz y las conversiones de digital a analógico, que son necesarias para administrar el recocido cuántico.

Con la próxima generación de hardware, D-Wave está intentando reducir considerablemente la latencia del sistema. Eso es en parte para satisfacer las necesidades del usuario; Como veremos en un artículo de seguimiento, muchos usuarios están descubriendo que necesitan realizar múltiples pasos de recocido como parte del flujo de un programa de computadora tradicional. Disminuir la latencia significa que la parte regular del programa pasa menos tiempo esperando los resultados del hardware D-Wave.

Si bien todavía estamos casi un año del chip de próxima generación que aparece en el servicio en la nube de D-Wave, la compañía ya está mirando con optimismo a la generación más allá de eso. "Continuamos trabajando con dieléctricos aún más nuevos que pueden reducir el ruido aún más: estamos buscando trucos dieléctricos que nos pueden dar al menos una reducción de ruido de 10x para el próximo sistema. Estamos buscando estructuras de qubit que fácilmente podrían duplicar rápidamente la conectividad, y estamos fabricando algunos de esos ".

Pero mientras tanto, las personas están comenzando a buscar algunos resultados interesantes del hardware existente. En los próximos días, veremos algunos de ellos.

 

Tomado de: JOHN TIMMER, (30/09/2019) D-Wave anuncia la próxima generación de su recocido cuántico. DE: https://arstechnica.com/science/2019/09/d-wave-announces-the-next-generation-of-its-quantum-annealer/

Para obtener más información sobre drones, soluciones de TI y tecnología en Panamá, escríbanos a redes@multitask.com.pa